浙江大学圣邦微电子申请带双延迟线的主次延迟锁相环专利，DLL锁定准确
时间：2025-08-07 07:57:58 阅读：
国家知识产权局信息显示，浙江大学;圣邦微电子股份有限公司申请一项名为“一种带双延迟线的主次延迟锁相环”的专利，公开号CN114866087A8，申请日期为2022年03月。
专利摘要显示，本发明公开了一种带双延迟线的主次延迟锁相环，包括：上电复位模块POR、主级延迟锁相环DLL1、次级延迟锁相环DLL2和锁定指示模块LI；所述上电复位模块与主级延迟锁相环的复位控制模块相连，主级延迟锁相环的输出电压信号V1与次级双链压控延迟线的短链相连，外部输入时钟信号CLK接入主级延迟锁相环与次级延迟锁相环，主级延迟锁相环产生的总复位信号与次级延迟锁相环滤波器模块相连，鉴频鉴相器模块PFD1和鉴频鉴相器模块PFD2的输出信号分别接入锁定指示模块。
源自：